一、芯片概览：解码与转发一体化的驱动方案
CXLE87133AC4是一款基于DMX512差分并联协议的四通道高精度恒流驱动芯片。其最大特色在于内置了解码转发模块，可通过DO端口将接收到的DMX512信号转换为800Kbps的单线归零码信号，并能直接控制JTMIC公司的18/19系列高速LED驱动IC，单颗芯片可转发高达192个通道的数据。这一特性使其成为构建大型级联照明系统的核心枢纽。kvg嘉泰姆
二、核心功能特点：技术优势深度剖析
2.1. 全面的DMX512协议兼容性kvg嘉泰姆
芯片完全兼容DMX512(1990)及扩展协议，支持200Kbps至1000Kbps传输速率自适应解码，无需外部设置。最大寻址能力达4096通道，满足超大规模照明项目需求。kvg嘉泰姆
2.2. 创新的数据转发功能kvg嘉泰姆
独有的DO解码转发输出可将DMX512差分信号转换为单线800Kbps信号，实现不同协议芯片的混合控制与系统扩展，极大简化了布线复杂度。kvg嘉泰姆
2.3. 高精度恒流输出kvg嘉泰姆
提供R、G、B、W四路独立恒流输出，电流范围3mA至80mA，通过单一外接电阻（REXT）精确设定。通道间电流精度差异<±3%，芯片间差异<±3%，确保色彩高度一致。kvg嘉泰姆
2.4. 灵活的PWM控制模式kvg嘉泰姆
PWM引脚支持输出极性选择，接VDD时可切换为反极性降频输出模式，此时端口刷新率降至500Hz，专为外接三极管、MOS管或大功率恒流驱动IC设计。kvg嘉泰姆
2.5. 可靠的系统设计与保护kvg嘉泰姆
内置E²PROM支持在线写码与地址双备份，部分存储器损坏不影响地址读取。工业级设计（-40℃至+85℃），具备输出通道逐步延时功能，有效降低突波电流干扰。kvg嘉泰姆
三、典型应用场景：赋能复杂照明系统
• 大型建筑媒体立面：通过DO口级联控制大量像素点，简化布线结构kvg嘉泰姆
• 专业舞台灯光系统：混合控制不同协议灯具，实现统一编程管理kvg嘉泰姆
• 城市景观亮化工程：桥梁、广场等超长距离灯光控制系统kvg嘉泰姆
• 智能装饰照明：视频墙、互动灯光艺术装置kvg嘉泰姆
四、核心技术解析：实现最佳系统性能
4.1. 恒流设定原理kvg嘉泰姆
4.1.1. 输出恒流设置：kvg嘉泰姆
输出电流通过REXT电阻精确设定，计算公式为：kvg嘉泰姆
IOUT=48/(REXT+400)
例如：设定20mA输出电流需使用2KΩ电阻，36mA需933Ω电阻。kvg嘉泰姆
OUTR，OUTG，OUTB，OUTW是恒流输出，电流最大可达 80mA，不建议将电流设置为更大值应用。恒kvg嘉泰姆
流电流值由REXT对地接的电阻来决定。电流公式：kvg嘉泰姆
Iout=48/(400+Rext) （1）kvg嘉泰姆
Rext=(48/Iout)-400 （2）kvg嘉泰姆
Rext是跨接在REXT脚和地之间的电阻，Iout是OUTR，OUTG，OUTB，OUTW端口输出的电流。kvg嘉泰姆
kvg嘉泰姆
4.1.2. 恒流曲线：kvg嘉泰姆
CXLE87133AC4 恒流特性优异，通道间甚至芯片间的电流差异极小。kvg嘉泰姆
(1)通道间的电流误差小于±3℅，而芯片间的电流误差小于±3℅。kvg嘉泰姆
(2)当负载端电压发生变化时，CXLE87133AC4 输出电流不受影响，如下图所示。kvg嘉泰姆
(3)如下图CXLE87133AC4 输出端口的电流I与加在端口上的电压Vds曲线关系可知，电流I越小，在kvg嘉泰姆
恒流 状态下需要的Vds也越小。kvg嘉泰姆
kvg嘉泰姆
4.2. 数据转发机制kvg嘉泰姆
DO口输出的800Kbps单线信号可直接驱动JTMIC 18/19系列IC，构建"DMX512主干 + 单线分支"的混合网络架构，兼具稳定性与灵活性。kvg嘉泰姆
4.3. 反极性输出应用kvg嘉泰姆
当PWM引脚接VDD时，芯片转换为恒压反极性输出，专为外接功率器件设计：kvg嘉泰姆
• 三极管驱动：输出脚接2.5K上拉电阻，基极电流>1mAkvg嘉泰姆
• MOS管驱动：输出脚接10K以上上拉电阻至栅极kvg嘉泰姆
• 开关恒流IC驱动：直接连接DIM引脚，推荐加装CDIM滤波电容kvg嘉泰姆
五、系统设计要点：确保稳定运行
5.1. PCB布局规范kvg嘉泰姆
• AI/BI差分线必须并行布线，推荐使用屏蔽双绞线kvg嘉泰姆
• REXT电阻尽量靠近芯片引脚，连线短而粗kvg嘉泰姆
• VDD引脚必须布置104以上去耦电容，大电流应用推荐105以上kvg嘉泰姆
5.2. 电源设计考量kvg嘉泰姆
• 24V系统：降压电阻Rz选择2K-2.4Kkvg嘉泰姆
• 12V系统：降压电阻Rz选择750-820Ωkvg嘉泰姆
• 5V系统：降压电阻Rz选择82Ωkvg嘉泰姆
5.3. 抗干扰措施kvg嘉泰姆
• 485总线末端并联120Ω匹配电阻kvg嘉泰姆
• 强干扰环境可在ADRI脚对地加103以内滤波电容kvg嘉泰姆
• 开关电源场合建议增加47uF电解+105瓷片电容组合kvg嘉泰姆
六、应用方案对比
| 应用场景 |
核心优势 |
推荐配置 |
| RGBW全彩灯具 |
四通道独立控制，色彩丰富 |
4字段模式，REXT设定电流 |
| 单色大功率灯具 |
高驱动能力，简化控制 |
反极性输出外接MOS管 |
| 混合协议系统 |
灵活扩展，统一管理 |
DO口转发+18系列IC |
| 远距离传输项目 |
稳定可靠，抗干扰强 |
屏蔽双绞线+终端匹配 |
6.1.应用图 1：RGBW 4 色应用
kvg嘉泰姆注：1.采用A,B线写码方式，写码时，写码器/控制器无需与第一个IC的ADRI相连。kvg嘉泰姆
2. 注意分压电阻R的选择，以免IC功耗过大。kvg嘉泰姆
3. REXT端口必须加电阻到地来设置输出电流，此端口不能悬空。kvg嘉泰姆
4. VCC对地的 104 电容是设置通道电流为 20mA时的推荐值，如设置更大通道电流应加大该电容值，kvg嘉泰姆
比如设置通道电流 40mA，推荐使用 105 以上的电容值。6.2. 应用图 2：RGBW 3 色应用（悬空W通道）
kvg嘉泰姆
注：1.此应用如果需要转发数据，务必确认W通道（芯片固定截取 4 个数据）悬空是否影响实际使用。kvg嘉泰姆
2.采用A,B线写码方式，写码时，写码器/控制器无需与第一个IC的ADRI相连。kvg嘉泰姆
3.注意分压电阻R的选择，以免IC功耗过大。kvg嘉泰姆
4. REXT端口必须加电阻到地来设置输出电流，此端口不能悬空。kvg嘉泰姆
5. VCC对地的 104 电容是设置通道电流为 20mA时的推荐值，如设置更大通道电流应加大该电容值，kvg嘉泰姆
比如设置通道电流 40mA，推荐使用 105 以上的电容值。6.3. 应用图 3：外接三极管应用
kvg嘉泰姆
注：1. PWM管脚接VDD时，为反极性降频恒压输出，适用于外接NPN三极管基极（B），应用时输出管脚kvg嘉泰姆
接上拉电阻R1 到VDD，上拉电阻R1 应根据三极管放大倍数及需要电流选取相应的阻值。当输出电流较大，kvg嘉泰姆
上拉电阻需要小于 5K（基极电流大于 1mA）时，应相应降低降压电阻取值并在VDD上并接 5V稳压管或其kvg嘉泰姆
他 5V稳压器。kvg嘉泰姆
2.图 9 为 4 通道反极性应用时的应用图。kvg嘉泰姆
3.REXT在反极性应用时可以悬空。kvg嘉泰姆
4.VCC对地的 104 电容是设置通道电流为 20mA时的推荐值，如果使用扩流，建议加大该电容值到 106kvg嘉泰姆
以上，以减小电路VCC的波动干扰。6.4. 应用图 4：外接MOS管应用
kvg嘉泰姆
注：1. PWM管脚接VDD时，为反极性降频恒压输出，适用于外接MOS管栅极（G）或大功率恒流驱，应用kvg嘉泰姆
时输出管脚接上拉电阻R1 到VDD，上拉电阻取值 10K以上。kvg嘉泰姆
2.图 10 为 4 通道反极性应用时的应用图。kvg嘉泰姆
3.REXT在反极性应用时可以悬空。kvg嘉泰姆
4.VCC对地的 104 电容是设置通道电流为 20mA时的推荐值，如果使用扩流，建议加大该电容值到 106kvg嘉泰姆
以上，以减小电路VCC的波动干扰。
kvg嘉泰姆
注：1. PWM管脚接VDD时，为反极性降频恒压输出，适用于外接大功率恒流驱动IC.kvg嘉泰姆
2. 图 13 为 4 通道反极性应用时的应用图。kvg嘉泰姆
3. REXT在反极性应用时可以悬空。kvg嘉泰姆
4.恒流驱动IC元器件或操作请参考CXLE87184 规格书。kvg嘉泰姆
5. 当采用开关式恒流驱动IC时，干扰可能会很大（和功率布线等各种因素都相关），系统会产生kvg嘉泰姆
噪声和浪涌,为避免写码不过或画面变化不正常等问题的产生，建议如下措施：kvg嘉泰姆
A、CXLE87184 的VDD引脚和CXLE87133AC4 的降压电阻RZ直接相连，接在同一防反接二极管后kvg嘉泰姆
， 为 降低 浪涌影响，不能出现CXLE87184 的VDD与降压电阻RZ连接在不同的防反接二极管后面。kvg嘉泰姆
B、线路板上CXLE87184 的VDD脚到CXLE87133AC4 降压电阻RZ的走线尽量粗而短（尽可能接近等kvg嘉泰姆
电 位）， CXLE87184的GND脚和CXLE87133AC4 的GND脚之间的走线尽量粗而短（尽可能接近等电位）。kvg嘉泰姆
C、在每个CXLE87184 靠近VDD和GND脚处并一 47uF电解电容和一 105 电容，在靠近CXLE87133kvg嘉泰姆
AC4 降压 电阻RZ和GND脚出并一 47uF电解电容和一 105 电容。kvg嘉泰姆
D、AB线在板上始终保持并行布线，非实在无法过线这种特殊情况下不要在AB线间插入其他元kvg嘉泰姆
件或走线（即使在特殊情况下也要限制在最短的局部）。否则AB线平衡传输的抗干扰功能会被减弱。kvg嘉泰姆
E、在特殊情况下，因为PWM脚被干扰，造成控制不正常现象，此时需在CXLE87184 的PWM脚对kvg嘉泰姆
GND 加一电容CDIM，电容大小根据实际情况而定，一般在几十至 100PF。kvg嘉泰姆
F、 当干扰过大造成写码不过的情况发生时，可在CXLE87133AC4 的ADRI脚与GND之间加一滤波kvg嘉泰姆
电容 （CPI），以滤除一定干扰，电容大小一般建议在 103 以内。6.6. 元器件选值表（非三极管应用）
6.7. 元器件选值表 2（三极管应用，单路电流不超过 120mA）
kvg嘉泰姆（1）灯串电阻R的取值选择kvg嘉泰姆
由于封装的长期功耗建议不能大于 480mW，所以应当设置IC功耗小于 480mW，随着驱动电流的增大，kvg嘉泰姆
应该减小芯片通道的输出电压Vout，即：480mW>5.2V*10mA+Vout*Iout*N（N为通道数量，Vout为通道端kvg嘉泰姆
口电压，Iout为通道设置电流），当N=4，Iout=30mA时，得Vout<3.5V，又因为Vout=VCC-M*VL-R*Ioutkvg嘉泰姆
（M为单个通道上串联的灯数量，VL为灯的压降），当VCC=24V，VL=2，M=8 时，得R>150Ω，此外，为kvg嘉泰姆
了使得输出恒流还应该让Vout>0.8V，所以R<240Ω，为了在功耗符合要求的情况下使芯片具有较好的输kvg嘉泰姆
出特性，建议R选择适当的中间值。
七、工作条件
7.1 极限工作条件
kvg嘉泰姆（1）芯片长时间工作在上述极限参数条件下，可能造成器件可靠性降低或永久性损坏， 不建kvg嘉泰姆
议实际使用时任何一项参数达到或超过这些极限值。kvg嘉泰姆
（2）所有电压值均相对于系统地测试。7.2. 推荐工作条件
八，电气特性及功能
8.1.电气特性
8.2. 通信数据协议：
CXLE87133AC4 数据接收兼容标准DMX512(1990)协议及拓展DMX512 协议，传输速率 200Kbps～kvg嘉泰姆
1000Kbps 自适应解码。协议波形如下所示：芯片是AI、BI差分输入的，图中画出的是AI的时序波形，kvg嘉泰姆
BI与AI相反。
Note1：字段共 11 位，包括 0 起始位，8 位数据位和 2 位停止位。其中 0 起始位是低电平，停止位kvg嘉泰姆
是高电平，数据位中的数据是 0，则相应的时间段是低电平；数据是 1，则相应的时间段是高电平。0kvg嘉泰姆
起始位停止位及数据位的位时长须相同。
8.3、IC接收说明：
8.3.1. 当AIBI线上出现复位信号时，IC进入接收准备状态。地址计数器清 0。kvg嘉泰姆
8.3.2. 数据包中的第 1 字段是起始字段，其 8 位数据必须是“0000_0000”，该字段不作为显示数据。kvg嘉泰姆
用于显示的有效字段从第二字段开始，DMX512 数据包的第二字段是有效数据的第一字段。IC可自适应kvg嘉泰姆
的数据传输速率是 200Kbps～1000Kbps。kvg嘉泰姆
8.3.3. IC根据其E2 中地址确定截取DMX512 数据包中对应的字段。如芯片地址为 0000_0000_0000 则从kvg嘉泰姆
数据包的第一有效字段开始截取，地址 0000_0000_0001 从第二有效字段开始截取。芯片使用 4 字段。kvg嘉泰姆
8.3.4. IC接收数据时，2 个复位信号间隔不能小于 4ms，即使并联点数极少的情况下，帧频也不能大于kvg嘉泰姆
250Hz。
8.4、控制器发送数据注意事项：
8.4.1. 对于标准DMX512(1990)协议来说，假如控制器的一个分端口接 512 个通道，也就是 170 个像素点，kvg嘉泰姆
要达到刷新率是 30Hz，那么每帧的时间宽度 33.33ms，传输 1bit的时间为 4μs，则有效数据时间宽度kvg嘉泰姆
为 88+4μs*11bit*512=22.7ms，那么每一帧数据之间的时间间隔为 33.33-22.7 = 10.63ms。在这时间kvg嘉泰姆
间隔内数据线保持高电平，直到下一个复位信号。kvg嘉泰姆
8.4.2. CXLE87133AC4 要求控制器每个数据包的复位信号码间隔不能小于 4ms，即帧频最高不能高于kvg嘉泰姆
250Hz， 否则可能无法正常显示画面。
8.5. 写码注意事项：
8.5.1. 写码完成后，收到新地址码的IC驱动白灯常亮，新写入的地址码生效。kvg嘉泰姆
8.5.2. 写码完成后先不要将AB线取下，应用写码器自带的专用测试程序进行测试，以确认写码是否完kvg嘉泰姆
全正确。kvg嘉泰姆
8.5.3. 写码器AI,BI端口上的地址输入端线在写码完成后应从写码器上拔出，以免写码器失常时误写kvg嘉泰姆
码。写码线拔出后悬空并用绝缘胶布包裹即可，无需专门接地。
8.6. 差分总线连接注意事项：
8.6.1. 控制器与IC之间以及IC与IC之间须共地，以防止过高的共模电压击穿IC，可用屏蔽层做共地线kvg嘉泰姆
可靠连接多个IC节点，并在一点可靠接地，不能双端或多端接地。kvg嘉泰姆
8.6.2. 板上AI线和BI线至IC间串接的保护电阻须一致，并且板上AIBI线从焊盘至IC的走线方式须尽量kvg嘉泰姆
一致。kvg嘉泰姆
8.6.3. AI、BI总线尽可能采用屏蔽双绞线（尤其在强电和弱电走线槽共用工程，发射塔附近或雷电较kvg嘉泰姆
多的地区），以减少干扰及雷电冲击。用普通超 5 类屏蔽双绞线即可，但要注意购买铜线。kvg嘉泰姆
8.6.4. 485 总线中 485 节点要尽量减少与主干之间的距离，一般建议 485 总线采用手牵手的总线拓扑kvg嘉泰姆
结构。星型结构会产生反射信号，影响 485 通信质量。如果在施工过程中必须要求 485 节点离 485 总线kvg嘉泰姆
主干的距离超过 30cm以上距离，建议使用 485 中继器作出一个 485 总线的分叉。如果施工过程中要求kvg嘉泰姆
使用星型拓扑结构，应使用 485 集线器。kvg嘉泰姆
8.6.5. 485 总线随着传输距离的延长，会产生回波反射信号，如果 485 总线的传输距离较长，建议施kvg嘉泰姆
工时在 485 通讯结束端处的AI、BI线上并接一个 120 欧姆的终端匹配电阻。
九、管脚及功能
kvg嘉泰姆
十、总结
CXLE87133AC4通过集成DMX512解码与单线数据转发功能，为复杂照明系统提供了全新的解决方案。其出色的通道一致性、灵活的输出配置和强大的系统扩展能力，使其成为高端照明项目中连接不同设备、实现统一控制的关键组件。kvg嘉泰姆
如需获取CXLE87133AC4样品、完整设计资料或技术支持，请访问JTMIC官网联系我们的工程团队。kvg嘉泰姆
十一、相关芯片选择指南下载 ►更多同类产品....kvg嘉泰姆
