CXSU63137

CXSU63137集成了一个高性能升压转换器、两个线性调节器控制器、一个高压开关和一个(CXSU63137)、三个(CXSU63137)或五个(CXSU63137)大电流运算放大器,用于TFT-LCD应用。主升压调节器是电流模式、固定频率的PWM开关调节器。1.2兆赫的开关频率允许使用低剖面感应器和陶瓷电容器,以最小化液晶面板设计的厚度

2.6V至6.5V输入电源VGON和VGOFF的线性调节器控制器CXSU63137电流模式升压调节器大电流运算放大器

产品手册

产品订购

产品简介

目录xUD嘉泰姆

1.产品概述                       2.产品特点xUD嘉泰姆
3.应用范围                       4.下载产品资料PDF文档 xUD嘉泰姆
5.产品封装图                     6.电路原理图                   xUD嘉泰姆
7.功能概述                        8.相关产品xUD嘉泰姆

一,产品概述(General Description)         xUD嘉泰姆


           The CXSU63137 integrates with a high-performance step-up converter, two linear-regulator controllers, a high voltage switch and one (CXSU63137), three (CXSU63137) or five (CXSU63137) high current operational amplifiers for TFT-LCD applications.The main step-up regulator is a current-mode, fixed-fre-quency PWM switching regulator. The 1.2MHz switching frequency allows the usage of low-profile inductors and ceramic capacitors to minimize the thickness of LCD panel designs.xUD嘉泰姆
      The linear-regulator controllers used external transistors provide regulated the gate-driver of TFT-LCD VGON and VGOFF supplies.xUD嘉泰姆
The amplifiers are ideal for VCOM and VGAMMA applications, withxUD嘉泰姆
150m A peak output current drive, 10MHz bandwidth, and 13V/μs slewxUD嘉泰姆
rate. All inputs and outputs are rail-to-rail.xUD嘉泰姆
     The CXSU63137/1/2 is available in a tiny 5mm x 5mm 32-pin QFN package (TQFN5x5-32).xUD嘉泰姆
二.产品特点(Features)xUD嘉泰姆


· 2.6V to 6.5V Input Supply Range xUD嘉泰姆

· Current-Mode Step-Up Regulator xUD嘉泰姆

 - Fast Transient Response xUD嘉泰姆

 - 1.2MHz Fixed Operating Frequency xUD嘉泰姆

· ±1.5% High-Accuracy Output Voltage xUD嘉泰姆

· 3A, 20V, 0.25W Internal N-Channel MOSFET xUD嘉泰姆

· High Efficiency xUD嘉泰姆

· Low Quiescent Current (0.6mA Typical) xUD嘉泰姆

· Linear-Regulator Controllers for VGON and VGOFF xUD嘉泰姆

· High-performance Operational Amplifiers xUD嘉泰姆

 - ±150mA Output Short-Circuit CurrentxUD嘉泰姆

 - 13V/ms Slew Rate - 10MHz, -3dB Bandwidth xUD嘉泰姆

 - Rail-to-Rail Inputs/Outputs xUD嘉泰姆

· Fault-Delay Timer and Fault Latch for All Regulator Outputs xUD嘉泰姆

· Over-Temperature Protection xUD嘉泰姆

· Available in Compact 32-pin 5mmx5mm Thin QFN Package (TQFN5x5-32) xUD嘉泰姆

· Lead Free Available (RoHS Compliant)xUD嘉泰姆

三,应用范围 (Applications)xUD嘉泰姆


    TFT LCD Displays for MonitorsxUD嘉泰姆
   TFT LCD Displays for Notebook ComputersxUD嘉泰姆
   Automotive DisplaysxUD嘉泰姆
四.下载产品资料PDF文档 xUD嘉泰姆


需要详细的PDF规格书请扫一扫微信联系我们,还可以获得免费样品以及技术支持xUD嘉泰姆

 QQ截图20160419174301.jpgxUD嘉泰姆

五,产品封装图 (Package)xUD嘉泰姆


blob.pngxUD嘉泰姆
blob.pngPin Function DescriptionxUD嘉泰姆

PinxUD嘉泰姆

NamexUD嘉泰姆

Function DescriptionxUD嘉泰姆

CXSU63137xUD嘉泰姆

CXSU63137-1xUD嘉泰姆

CXSU63137-2xUD嘉泰姆

1xUD嘉泰姆

SRCxUD嘉泰姆

SRCxUD嘉泰姆

SRCxUD嘉泰姆

Switch Input. Source of the internal high-voltage P-channel MOSFET. BypassxUD嘉泰姆
SRC to PGND with a minimum of 0.1μF capacitor closed to the pins.xUD嘉泰姆

2xUD嘉泰姆

REFxUD嘉泰姆

REFxUD嘉泰姆

REFxUD嘉泰姆

Reference voltage output. Bypass REF to AGND with a minimum ofxUD嘉泰姆
0.22μFcapacitor closed to the pins.xUD嘉泰姆

3xUD嘉泰姆

AGNDxUD嘉泰姆

AGNDxUD嘉泰姆

AGNDxUD嘉泰姆

Analog Ground for Step-Up Regulator and Linear Regulators. Connect toxUD嘉泰姆
power ground (PGND) underneath the IC.xUD嘉泰姆

4xUD嘉泰姆

PGNDxUD嘉泰姆

PGNDxUD嘉泰姆

PGNDxUD嘉泰姆

Power Ground for Step-Up Regulator. PGND is the source of the main step-upxUD嘉泰姆
n-channel power MOSFET. Connect PGND to the ground terminals of outputxUD嘉泰姆
capacitors through a short, wide PC board trace. Connect to analog groundxUD嘉泰姆
(AGND) underneath the IC.xUD嘉泰姆

5xUD嘉泰姆

OUT1xUD嘉泰姆

OUT1xUD嘉泰姆

OUT1xUD嘉泰姆

Output of Operational-Amplifier 1xUD嘉泰姆

6xUD嘉泰姆

NEG1xUD嘉泰姆

NEG1xUD嘉泰姆

NEG1xUD嘉泰姆

Inverting Input of Operational-Amplifier 1xUD嘉泰姆

7xUD嘉泰姆

POS1xUD嘉泰姆

POS1xUD嘉泰姆

POS1xUD嘉泰姆

Non-inverting Input of Operational-Amplifier 1xUD嘉泰姆

8xUD嘉泰姆

NCxUD嘉泰姆

OUT2xUD嘉泰姆

OUT2xUD嘉泰姆

Output of Operational-Amplifier 2 of CXSU63137/CXSU63137. No internalxUD嘉泰姆
connected of CXSU63137.xUD嘉泰姆

9xUD嘉泰姆

NCxUD嘉泰姆

NEG2xUD嘉泰姆

NEG2xUD嘉泰姆

Inverting Input of Operational-Amplifier 2 of CXSU63137/CXSU63137. No internalxUD嘉泰姆
connected of CXSU63137.xUD嘉泰姆

10xUD嘉泰姆

ICxUD嘉泰姆

POS2xUD嘉泰姆

POS2xUD嘉泰姆

Non-inverting Input of Operational-Amplifier 2 of CXSU63137/CXSU63137. InternalxUD嘉泰姆
connected to GND of CXSU63137xUD嘉泰姆

11xUD嘉泰姆

BGNDxUD嘉泰姆

BGNDxUD嘉泰姆

BGNDxUD嘉泰姆

Analog Ground for Operational Amplifiers. Connect to power ground (PGND)xUD嘉泰姆
underneath the IC.xUD嘉泰姆

12xUD嘉泰姆

NCxUD嘉泰姆

NCxUD嘉泰姆

POS3xUD嘉泰姆

Non-inverting Input of Operational-Amplifier 3 of CXSU63137. No internalxUD嘉泰姆
connected of CXSU63137/CXSU63137.xUD嘉泰姆

13xUD嘉泰姆

NCxUD嘉泰姆

NCxUD嘉泰姆

OUT3xUD嘉泰姆

Output of Operational-Amplifier 3 of CXSU63137. No internal connected ofCXSU63137/CXSU63137.xUD嘉泰姆

14xUD嘉泰姆

SUPxUD嘉泰姆

SUPxUD嘉泰姆

SUPxUD嘉泰姆

Power Input of Operational Amplifiers. Typically connected to VMAIN. BypassxUD嘉泰姆
SUP to BGND with a 0.1μF capacitor.xUD嘉泰姆

15xUD嘉泰姆

NCxUD嘉泰姆

POS3xUD嘉泰姆

POS4xUD嘉泰姆

Non-inverting Input of Operational-Amplifier 4 of CXSU63137. Non-invertingxUD嘉泰姆
Input of Operational-Amplifier 3 of CXSU63137. No internal connected ofCXSU63137.xUD嘉泰姆

16xUD嘉泰姆

NCxUD嘉泰姆

NEG3xUD嘉泰姆

NEG4xUD嘉泰姆

Inverting Input of Operational-Amplifier 4 of CXSU63137. Inverting Input ofxUD嘉泰姆
Operational-Amplifier 3 of CXSU63137. No internal connected of CXSU63137.xUD嘉泰姆

17xUD嘉泰姆

NCxUD嘉泰姆

OUT3xUD嘉泰姆

OUT4xUD嘉泰姆

Output of Operational-Amplifier 4 of CXSU63137. Output ofxUD嘉泰姆
Operational-Amplifier 3 of CXSU63137. No internal connected of CXSU63137.xUD嘉泰姆

18xUD嘉泰姆

ICxUD嘉泰姆

ICxUD嘉泰姆

POS5xUD嘉泰姆

Non-inverting Input of Operational-Amplifier 5 of CXSU63137. Internal connectedxUD嘉泰姆
to GND of CXSU63137/CXSU63137.xUD嘉泰姆

19xUD嘉泰姆

NCxUD嘉泰姆

NCxUD嘉泰姆

NEG5xUD嘉泰姆

Inverting Input of Operational-Amplifier 5 of CXSU63137. No internal connectedxUD嘉泰姆
of CXSU63137/CXSU63137.xUD嘉泰姆

20xUD嘉泰姆

NCxUD嘉泰姆

NCxUD嘉泰姆

OUT5xUD嘉泰姆

Output of Operational-Amplifier 5 of CXSU63137. No internal connected ofCXSU63137/CXSU63137.xUD嘉泰姆

21xUD嘉泰姆

LXxUD嘉泰姆

LXxUD嘉泰姆

LXxUD嘉泰姆

N-Channel Power MOSFET Drain and Switching Node. Connect the inductorxUD嘉泰姆
and Schottky diode to LX and minimize the trace area for lowest EMI.xUD嘉泰姆

22xUD嘉泰姆

INxUD嘉泰姆

INxUD嘉泰姆

INxUD嘉泰姆

Supply Voltage Input. Bypass IN to AGND with a 0.1μF capacitor. IN can rangexUD嘉泰姆
from 2.6V to 6.5V.xUD嘉泰姆

23xUD嘉泰姆

FBxUD嘉泰姆

FBxUD嘉泰姆

FBxUD嘉泰姆

Step-Up Regulator Feedback Input. Connect a resistive voltage-divider fromxUD嘉泰姆
the output (VMAIN) to FB to analog ground (AGND). Place the divider withinxUD嘉泰姆
5mm of FB.xUD嘉泰姆

24xUD嘉泰姆

COMPxUD嘉泰姆

COMPxUD嘉泰姆

COMPxUD嘉泰姆

Step-Up Regulator Error-Amplifier Compensation Point. Connect a series RCxUD嘉泰姆
from COMP to AGND.xUD嘉泰姆

PinFunction DescriptionxUD嘉泰姆

PinxUD嘉泰姆

NamexUD嘉泰姆

Function DescriptionxUD嘉泰姆

CXSU63137xUD嘉泰姆

CXSU63137-1xUD嘉泰姆

CXSU63137-2xUD嘉泰姆

24xUD嘉泰姆

COMPxUD嘉泰姆

COMPxUD嘉泰姆

COMPxUD嘉泰姆

Step-Up Regulator Error-Amplifier Compensation Point. Connect a series RCxUD嘉泰姆
from COMP to AGND.xUD嘉泰姆

25xUD嘉泰姆

FBPxUD嘉泰姆

FBPxUD嘉泰姆

FBPxUD嘉泰姆

Gate-On Linear-Regulator Feedback Input. Connect FBP to the center of axUD嘉泰姆
resistive voltage-divider between the regulator output and AGND to set thexUD嘉泰姆
gate-on linear regulator output voltage. Place the resistive voltage-dividerxUD嘉泰姆
close to the pin.xUD嘉泰姆

26xUD嘉泰姆

DRVPxUD嘉泰姆

DRVPxUD嘉泰姆

DRVPxUD嘉泰姆

Gate-On Linear-Regulator Base Drive. Open drain of an internal n-channelxUD嘉泰姆
MOSFET. Connect DRVP to the base of an external PNP pass transistor.xUD嘉泰姆

27xUD嘉泰姆

FBNxUD嘉泰姆

FBNxUD嘉泰姆

FBNxUD嘉泰姆

Gate-Off Linear-Regulator Feedback Input. Connect FBN to the center of axUD嘉泰姆
resistive voltage-divider between the regulator output and REF to set thexUD嘉泰姆
gate-off linear regulator output voltage. Place the resistive voltage-dividerxUD嘉泰姆
close to the pin.xUD嘉泰姆

28xUD嘉泰姆

DRVNxUD嘉泰姆

DRVNxUD嘉泰姆

DRVNxUD嘉泰姆

Gate-Off Linear-Regulator Base Drive. Open drain of an internal p-channelxUD嘉泰姆
MOSFET. Connect DRVN to the base of an external NPN pass transistor.xUD嘉泰姆

29xUD嘉泰姆

DELxUD嘉泰姆

DELxUD嘉泰姆

DELxUD嘉泰姆

High-Voltage Switch Delay Input. Connect a capacitor from DEL to AGND toxUD嘉泰姆
set the high-voltage switch startup delay.xUD嘉泰姆

30xUD嘉泰姆

CTLxUD嘉泰姆

CTLxUD嘉泰姆

CTLxUD嘉泰姆

High-Voltage Switch Control Input. When CTL is high, the high-voltage switchxUD嘉泰姆
between COM and SRC is on and the high-voltage switch between COM andxUD嘉泰姆
DRN is off. When CTL is low, the high-voltage switch between COM and SRCxUD嘉泰姆
is off and the high-voltage switch between COM and DRN is on. CTL isxUD嘉泰姆
inhibited by the undervoltage lockout and when the voltage on DEL is less thanxUD嘉泰姆
1.25V.xUD嘉泰姆

31xUD嘉泰姆

DRNxUD嘉泰姆

DRNxUD嘉泰姆

DRNxUD嘉泰姆

Switch Input. Drain of the internal high-voltage back-to-back P-channelxUD嘉泰姆
MOSFETs connected to COM. Do not allows the voltage on DRN to exceedxUD嘉泰姆
VSRC.xUD嘉泰姆

32xUD嘉泰姆

COMxUD嘉泰姆

COMxUD嘉泰姆

COMxUD嘉泰姆

Internal High-Voltage MOSFET Switch Common Terminal. Do not allow thexUD嘉泰姆
voltage on COM to exceed VSRC.xUD嘉泰姆

六.电路原理图xUD嘉泰姆
七,功能概述xUD嘉泰姆
For all switching power supplies, the layout is an impor-tant step in the design; especially at high peak currents and switching frequencies. There are some general guidelines for layout:xUD嘉泰姆
1.Place the external power components (the input capacitors, output capacitors, boost inductor and output diodes, etc.) in close proximity to the device.Traces to these components should be kept as short and wide as possible to minimize parasitic inductance and resistance.xUD嘉泰姆
2.Place the REF and IN bypass capacitors close to the pins. The ground connection of the IN bypass capacitor should be connected directly to the AGND pin with a wide trace.xUD嘉泰姆
3.Create a power ground (PGND) and a signal ground island and connect at only one point. The power ground consisting of the input and output capacitor grounds, PGND pin, and any charge-pump components. Connect all of these together with short, wide traces or a small ground plane. Maxi-mizing the width of the power ground traces im-proves efficiency and reduces output voltage ripple and noise spikes. The analog ground plane (AGND) consisting of the AGND pin, all the feed-back-divider ground connections, the operational-amplifier divider ground connections, the COMP and DEL capacitor ground connections, and the device’s exposed backside pad. Connect the AGND and PGND islands by connecting the PGND pin directly to the exposed backside pad. Make no other connections between these separate ground planes.xUD嘉泰姆
4.The feedback network should sense the output volt-age directly from the point of load, and be as far away from LX node as possible.xUD嘉泰姆
5.The exposed die plate, underneath the package,should be soldered to an equivalent area of metal on the PCB. This contact area should have mul-tiple via connections to the back of the PCB as well as connections to intermediate PCB layers, if available, to maximize thermal dissipation away from the IC.xUD嘉泰姆
6.To minimize the thermal resistance of the package when soldered to a multi-layer PCB, the amount of copper track and ground plane area connected to the exposed die plate should be maximized and spread out as far as possible from the IC. The bot-tom and top PCB areas especially should be maxi-mized to allow thermal dissipation to the surround-ing air.xUD嘉泰姆
7.Minimize feedback input track lengths to avoid switching noise pick-upxUD嘉泰姆
八,相关产品xUD嘉泰姆

Switching Regulator > Boost ConverterxUD嘉泰姆

 Part_No xUD嘉泰姆

PackagexUD嘉泰姆

Archi-tecture xUD嘉泰姆

Input xUD嘉泰姆

Voltage    xUD嘉泰姆

Max Adj.xUD嘉泰姆

Output xUD嘉泰姆

Voltage xUD嘉泰姆

Switch Current Limit (max) xUD嘉泰姆

Fixed xUD嘉泰姆

Output xUD嘉泰姆

Voltage  xUD嘉泰姆

Switching xUD嘉泰姆

Frequency xUD嘉泰姆

Internal Power   Switch xUD嘉泰姆

Sync. Rectifier xUD嘉泰姆

 

minxUD嘉泰姆

maxxUD嘉泰姆

minxUD嘉泰姆

maxxUD嘉泰姆

(A)xUD嘉泰姆

(V)xUD嘉泰姆

(kHz)xUD嘉泰姆

 

CXSU63133xUD嘉泰姆

SOT89xUD嘉泰姆

VM xUD嘉泰姆

0.9xUD嘉泰姆

5.5xUD嘉泰姆

2.5xUD嘉泰姆

5.5xUD嘉泰姆

0.5xUD嘉泰姆

1.8|2.6|2.8|3xUD嘉泰姆

|3.3|3.8|4.5|5xUD嘉泰姆

-xUD嘉泰姆

NoxUD嘉泰姆

YesxUD嘉泰姆

CXSU63134xUD嘉泰姆

MSOP8|TSSOP8xUD嘉泰姆

|SOP8xUD嘉泰姆

VMxUD嘉泰姆

2.5xUD嘉泰姆

5.5xUD嘉泰姆

2.5xUD嘉泰姆

-xUD嘉泰姆

-xUD嘉泰姆

-xUD嘉泰姆

200 ~ 1000xUD嘉泰姆

NoxUD嘉泰姆

NoxUD嘉泰姆

CXSU63135xUD嘉泰姆

TSSOP8|SOP-8PxUD嘉泰姆

VMxUD嘉泰姆

1xUD嘉泰姆

5.5xUD嘉泰姆

2.5xUD嘉泰姆

5xUD嘉泰姆

1xUD嘉泰姆

2.5|3.3xUD嘉泰姆

300xUD嘉泰姆

YesxUD嘉泰姆

YesxUD嘉泰姆

CXSU63136xUD嘉泰姆

SOP8xUD嘉泰姆

CMxUD嘉泰姆

3xUD嘉泰姆

40xUD嘉泰姆

1.25xUD嘉泰姆

40xUD嘉泰姆

1.5xUD嘉泰姆

-xUD嘉泰姆

33 ~ 100xUD嘉泰姆

YesxUD嘉泰姆

NoxUD嘉泰姆

CXSU63137xUD嘉泰姆

TQFN5x5-32xUD嘉泰姆

CMxUD嘉泰姆

2.5xUD嘉泰姆

6.5xUD嘉泰姆

2.5xUD嘉泰姆

18xUD嘉泰姆

3xUD嘉泰姆

NoxUD嘉泰姆

1200xUD嘉泰姆

YesxUD嘉泰姆

NoxUD嘉泰姆

CXSU63138xUD嘉泰姆

TSOT23-5xUD嘉泰姆

TDFN2x2-6xUD嘉泰姆

CMxUD嘉泰姆

2.5xUD嘉泰姆

6xUD嘉泰姆

2.5xUD嘉泰姆

20xUD嘉泰姆

2xUD嘉泰姆

-xUD嘉泰姆

1500xUD嘉泰姆

YesxUD嘉泰姆

NoxUD嘉泰姆

CXSU63139xUD嘉泰姆

TQFN4x4-6xUD嘉泰姆

TDFN3x3-12xUD嘉泰姆

CMxUD嘉泰姆

1.8xUD嘉泰姆

5.5xUD嘉泰姆

2.7xUD嘉泰姆

5.5xUD嘉泰姆

5xUD嘉泰姆

-xUD嘉泰姆

1.2xUD嘉泰姆

YesxUD嘉泰姆

YesxUD嘉泰姆

CXSU63140xUD嘉泰姆

SOT23-5xUD嘉泰姆

CMxUD嘉泰姆

2.5xUD嘉泰姆

6xUD嘉泰姆

2.5xUD嘉泰姆

32xUD嘉泰姆

1xUD嘉泰姆

-xUD嘉泰姆

1000xUD嘉泰姆

YesxUD嘉泰姆

NoxUD嘉泰姆

CXSU63141xUD嘉泰姆

TSOT-23-6 xUD嘉泰姆

TDFN2x2-8xUD嘉泰姆

CMxUD嘉泰姆

1.2xUD嘉泰姆

5.5xUD嘉泰姆

1.8xUD嘉泰姆

5.5xUD嘉泰姆

1.2xUD嘉泰姆

-xUD嘉泰姆

1.2xUD嘉泰姆

YesxUD嘉泰姆

YesxUD嘉泰姆

 xUD嘉泰姆

◀ 上一篇:3.0V到40V输入单片控制电路CXSU63136·输出开关电流1.5A内部温度补偿有源限流电路控制占空比振荡器

返回顶部

下一篇▶:2.7V至6V输入电压CXSU63138固定的开关频率1.5MHz电流模式N沟道MOSFET的升压调节器内置软启动