高性能高压降压隔离拓扑方案简介

方案简介

本文介绍 CXSD62653高性能降压隔离拓扑方案，输入电压 12V~72V，双路输出5V电压，一路隔离，一路非隔离，
总输出功率在3W以内，可以实现主回路空载，隔离回路带载的应用，且 CXSD62653高性能降压隔离拓扑方案具有优秀的
线性调整率与负载调整率。
CXSD62653 降压隔离拓扑方案原理图

备注：
1. 输出电压 VOUTA=VOUTB=1.25*(1+R2/R1)；
2. 选择耦合度高的电感，以保证通道 2 的输出电压稳定。
物料清单

DEMO 实物图

PCB 布局

备注：
1.FB走线远离电感与副回路肖特基等开关信号节点，建议使用地线包围；
2.缩短电流回路面积：

（1）输入电容靠近芯片的VIN引脚与GND引脚；
（2）输出电容C2正极靠近电感L1，负极靠近芯片的GND引脚；
（3）输出电容COUT2靠近肖特基二极管D2和电感L1。

CXSD62653 降压隔离拓扑方案参考数据

1.输出功率及效率
测试条件：输入电压 12V~72V，2 个通道的输出电压均设定为 5V，同时带载 0.1A~0.3A。

2.线性与负载调整率
测试条件：输入电压 12V~72V，2 个通道的输出电压均设定为 5V，同时带载 0.01A~0.30A。

3.通道 2 带载能力

测试条件：输入电压 12V~72V，2 个通道的输出电压均设定为 5V，通道 1 通道 2 分别带载。